• 晶片資安第一站

晶片惡意邏輯威脅檢測工具

產品介紹

針對晶片設計所使用之硬體描述語言( Verilog 、 VHDL ) 進行惡意邏輯威脅的檢測,透過塑模晶片惡意邏輯威脅模型(如:Hardware trojan),開發晶片惡意邏輯檢測工具,提供晶片設計廠商確認所研發的晶片電路是否隱藏惡意威脅。

動態增加晶片安全檢測工具的檢測範圍,後續也將新增旁通道攻擊檢測技術、Post –  silicon 威脅模形塑模技術等功能。

韌體檢測工具

韌體檢測工具

內容包括:
(1)以CVE弱點偵測、SBOM等方式,協助盤點韌體風險項目,進而確認產品風險範圍。
(2)以模糊測試(fuzzing)洞察觀察程式的異常狀況,進而發現可能的程式錯誤。
(3)透過反組譯分析與分群演算法,識別來源服務。

硬體木馬威脅塑模技術

硬體木馬威脅塑模技術

硬體木馬威脅塑模技術,內容包括:
(1)支援RTL level、Gate level ,3種業界主流晶片設計產出(Verilog、VHDL、Netlist)之安全檢測硬體木馬模型 (Verilog、VHDL、Netlist)。
(2)透過自動化硬體木馬產生技術,目前資料庫包含10萬筆以上硬體木馬模型。

晶片惡意邏輯威脅溯源技術

晶片惡意邏輯威脅溯源技術

「晶片惡意邏輯威脅檢測工具」,功能包括:
(1)支援RTL level、Gate level安全檢測。
(2)支援至少3種常見硬體木馬的威脅檢測。
(3)針對全球硬體安全具有代表性之線上樣本資料庫(如:美國Trust-Hub),以工具塑模威脅模型對蒐集到的硬體木馬樣本進行識別,至少達成95%以上的正確識別率。

適合對象

01

IC設計業者

希望透過惡意邏輯威脅檢測工具,強化IC設計資安量能者。

02

IP業者

希望為原有IP增加資安防禦力者。

03

EDA廠商

有意將原有EDA工具,加入晶片資安檢測技術者。

服務體驗

Step 1.

提出體驗申請

快向CSL提出體驗申請單

Step 2.

了解需求

針對不同廠商的需求,提供檢測工具的內容與建置方案。

Step 3.

合作PoC

合作驗證,深化需求方案。

There are two types of people who will tell you that you cannot make a difference in this world: those who are afraid to try and those who are afraid you will succeed.
Ray Goforth

This site is registered on wpml.org as a development site.