• 晶片資安第一站

Gate-level電路設計

晶片電路惡意邏輯威脅》110個Gate-level開源電路釋出,實現多源檢測

2022-07-11

撰文:資策會資安所網駭中心晶片安全技術組 硬體木馬檢測技術除了透過Trust-hub蒐集的88個木馬樣本,朔模出惡意硬體木馬電路分類器模型,還透過與工研院、擷發科技、中原大學黃世旭顧問合作110個Gate-level(邏輯閘層次)實際電路模組的場域驗證,藉此建立了一套Gate-level設計電路的惡意邏輯威脅檢測工具。 下表為這110個實際電路模組的名稱與作用,並且因為一個晶片電路的功能於是十分複雜的,不會只靠單一設計所組成,因此數量則是該benchmark由幾個模組所構成,而這邊所整理的則是單純由Standard cell library所構成的模組內容。 表1:實際電路樣本資料 資料來源:...

Read More
This site is registered on wpml.org as a development site.